Tuyển dụng RTL Design Intern tại Hồ Chí Minh

• Tham gia cùng đội ngũ chuyên gia thiết kế vi kiến trúc (micro-architecture) cho các khối xử lý trong dự án AI Chip.
• Thực hiện viết mã nguồn RTL bằng ngôn ngữ Verilog/SystemVerilog cho các module xử lý số (Digital Logic Design).
• Thực hiện các bước kiểm tra chất lượng code: Linting, CDC (Clock Domain Crossing).
• Hỗ trợ quá trình tổng hợp logic (Synthesis) để tối ưu hóa diện tích (area) và thời gian (timing).
• Phối hợp chặt chẽ với team Verification (DV) để tìm và sửa lỗi (debug) trên thiết kế.

Yêu cầu ứng viên

• Sinh viên năm 3 hoặc năm 4 các chuyên ngành: Bán dẫn, Kỹ thuật máy tính, Điện tử viễn thông hoặc các ngành liên quan.
• Nắm vững kiến thức về Kỹ thuật số (Digital Electronics) và Kiến trúc máy tính.
• Có kiến thức cơ bản hoặc định hướng phát triển chuyên sâu về Verilog/SystemVerilog.
• Ưu tiên ứng viên có kinh nghiệm sử dụng các công cụ mô phỏng (ModelSim, QuestaSim, VCS).
• Tư duy logic tốt, khả năng đọc hiểu tài liệu kỹ thuật tiếng Anh.

Quyền lợi được hưởng

• Đào tạo bài bản: Được kèm cặp bởi các Mentor giàu kinh nghiệm trong dự án AI Chip.
• Lộ trình sự nghiệp rõ ràng: Đây là chương trình tuyển dụng đội ngũ kế cận. Những thực tập sinh hoàn thành tốt công việc sẽ được xem xét ký hợp đồng chính thức ngay sau khi tốt nghiệp.
• Môi trường thực chiến: Tham gia trực tiếp vào Full-flow quy trình phát triển SoC từ kiến trúc đến Tape-out. Tiếp cận quy trình làm chip thực tế, làm việc trong hệ sinh thái dự án chuyên sâu bao gồm cả Analog, PD, DV và Edge AI.
• Cơ sở vật chất: Làm việc tại văn phòng FPT hiện đại, đầy đủ trang thiết bị tại Quận 7.
• Đãi ngộ: Mức trợ cấp thực tập cạnh tranh (6.000.000 -  9.000.000 VNĐ/tháng tùy theo năng lực và thời gian cam kết).
• Tiếp cận các công cụ bản quyền triệu đô từ Cadence/Synopsys, ….
• Môi trường: Văn hóa STCo trẻ trung, cởi mở; văn phòng làm việc hiện đại (FPT Tân Thuận)